サウジアラビアのキング・アブドラ科学技術大学（KAUST）の研究チームが、従来のシリコンチップとは異なる「立体積層チップ」の開発に成功したというニュースが話題になっている。
従来の半導体チップは基本的に平面にトランジスタを並べてきたのに対し、今回の研究では無機材料と有機材料という異なるタイプの半導体を交互に積み重ね、6層ものハイブリッドCMOSチップを実証した。
これまで2層が限界とされてきたところを大きく更新し、合計600個のトランジスタを詰め込むことで、信号の約95倍増幅とわずか0.47マイクロワットの低消費電力を同時に実現している。
印象的なのは、これまでムーアの法則（トランジスタの集積密度は2年ごとに倍増するという経験則）を守るためにトランジスタの微細化だけを追求してきた半導体産業のアプローチが、物理限界に迫る中で新しい方向性を打ち出してきた点だ。
微細化を進めれば進めるほど量子トンネルやリーク電流という新たな問題に突き当たり、生産装置のコストや作業工程もどんどん複雑化してきた。
ついに「平面」から「縦」へ、半導体チップの設計思想自体が転換点に来ている感じがする。
有機と無機、全く性質の異なる材料を交互に6段も重ねるのは相当な難題だったようだ。
積層時の「熱」の問題（高温プロセスで下の有機層が焦げるなど）や、ズレやデコボコの影響など、多層積層ならではの壁も多かったはずだ。
研究チームは各層の表面をナノ単位で磨き上げ、製造工程の温度も150℃以下に抑えるなど工夫し、実際に6層分の電子タワーを完成させたという。
現状、今回の積層チップは50℃を超える環境だと性能が下がるなど、産業用途にはまだ課題も残る。
でも、層を重ねて立体的にトランジスタを増やす発想によって、入力信号の増幅率や省エネ性能の飛躍的向上が実証された点は非常に面白い。
従来の平面設計では考えられなかった高密度・省エネ電子デバイスや、曲がるディスプレイ、身体に貼りつけるセンサー基板など、新しい応用にも道が開けそうだ。
文字通り「横」から「縦」へ。
ソフトウェア側としては、今後はハードウェアの3D化に合わせた並列処理や最適制御アルゴリズムなど、新しい技術課題や挑戦がどんどん出てきそうでワクワクする。
10年後、パソコンやスマートフォンの基板を覗いてみたら、サイコロのような立方体のチップがずらりと並んでいる——そんな未来も現実味を帯びてきたと感じた。
